网站导航

合作伙伴

当前位置:主页 > 合作伙伴 >
ag最新网站如何利用电容式数字隔离器进行设计
时间:2021-09-04 13:37

  器几乎成为所有数据采集和传输系统中的必需。避免控制系统低压电路在电场中遭受潜在的传感器和传动器组件高压损害的一种方法,就是使用器。

  本文的目的在于告诉大家如何简化隔离系统设计,文章除描述电容数字隔离器的基本功能,详细介绍如何在信号通路中安装隔离器外,还就如成功设计电路板提供了一些有价值的参考意见。

  图1显示了一个电容式数字隔离器的简化结构图,该隔离器由一个高速信号路径和一个低速信号路径组成。高速路径(蓝色部分)传输100kbps至150Mbps的信号,而低速路径(橙色部分)则传输100kbps以下信号至dc。

  蓝色部分所示路径中处理的高速信号被电容式隔离势垒分为多个快速瞬变脉冲群。随后的触发器(FF)将这些瞬态脉冲群转换成波形和相位均与输入信号一致的脉冲。内部看门狗(WD)检查高速信号边缘的周期性。在低频输入信号情况下,连续信号边缘间的持续时间超出了看门狗窗口。这样便迫使看门狗将输出开关位置从高速路径(位置1)改变为低速路径(位置2)。

  低速路径比高速路径多出几个功能元件。因为低频输入信号要求隔离势垒禁止采用大电容,所以输入信号被用于对内部振荡器(OSC)的载波频率进行脉宽调制(PWM)。这就构成了一个非常高的频率,能够通过该电容势垒。由于输入得到了调制,因此必须在实际数据传输至输出端以前使用低通滤波器(LPF)去除其中的高频载波。

  数字隔离器分为单通道、双通道、三通道及四通道器件,可以实现单向和双向运行,它们的共有特性如下:

  虽然最后一点似乎是设计上的限制,然而图2却显示了如何对多种接口进行隔离,其中包括低压 SPI、高压RS232、差分USB和差分CAN/RS485。

  所有接口都有一个相同点,那就是数字隔离器必须安装在隔离接口的单端3V/5V部分。

  由于数字隔离器都具有1到2ns的升降时间,因此它们在长信号走线情况下往往易出现信号反射,其特性阻抗与隔离器输出的源阻抗不匹配。因此,我们建议在其相应数据接收装置和数据源(例如:控制器、驱动器、接收器和收发器等)附近安装一个隔离器。在设计中如果无法这样做,那么就必须使用受控的阻抗传输线。

  就数字电路板而言,要使用标准FR-4环氧玻璃作为PCB材料,这是由于相比那些廉价材料,其不但符合UL94-V0要求,而且还拥有更少的高频介电损耗、更低的吸湿性、更大的强/硬度以及更高的阻燃特性。ag最新网站

  要实现低电磁干扰(EMI)的PCB设计,这里推荐一个最少四层的设计实例(请参见图3),其从上到下分别为:高速信号层、接地层、电源层以及低频信号层。

  在顶层布置高速走线为隔离器及其相应的驱动器提供了一目了然的连接。高速走线要短,并避免使用过孔,以此保证高速走线电感最低。

  紧接着高速信号层放置一个平衡板面地线层,以确保接地层和信号走线之间存在强大的电气耦合。这样便建立起传输线互联的受控阻抗,同时也极大地减少了EMI。最终,平衡板面地线层为回流提供了一个非常好的低电感路径。

  将电源层置于接地层下面。这两个参考层构成了一个大约为100pF/in2的附加高频旁路电容器。隔离器相关文章:隔离器原理

联系方式

邮件:2815495@qq.com
传真:400-0897842
地址:400-0897842
地址:北京顺义区良乡工业开发区建设路22号